摘要
本文介绍设计工作在2.5V、独立运作的A/D转换器的设计思想。这种A/D转换器是在新的A/D转换结构及超大规模集成器件中广为使用的CMOS技术的基础上发展起来的。本文将介绍实现低电压A/D转换的一些设计技巧，着重讨论这种器件对于应用开发的意义，最后介绍这类产品将来可能出现的进展。
如何从5V降到2.5V？
我们先来回顾一下历史。A/D转换器，尤其是高速A/D转换器的结构，直到最近主要的仍是并行比较A/D转换器，通常称作Flash型A/D转换器。这种转换器需要很多比较器，输入电压同时与基准电压经过分压后的不同基准电平进行比较。比较器是并行比较A/D转换器的核心部分。比较器的最好方案是类似于A类线性放大器的比较器。它的差动放大级的下部是一个恒流电路，差动放大器所带动的是纯电阻性负载，如图1所示。在A/D转换器中使用的比较器与线性放大器的区别在于时钟信号的控制作用，在时钟信号的控制下，线性放大功能切换到正反馈状态。时钟控制电路由几个晶体管组成，它位于差分放大级的上方如图2所示。
在供电电源方面，为了能够正常运作，这个比较器的工作电压是以下几部分相加起来的结果：恒流产生器上的1V电压降；主差分放大对管上的1V电压降；以及完成时钟切换功能的那对晶体管上不止1V的电压降，等等。由于这个原因，这种结构的比较器，以及大多数高速双极并行比较A/D转换结构不适合用于设计低于2.5 V的A/D转换器。同样，它也限制了插值A/D转换器的工作电压，不能在电源电压低于3.3V时正常工作。
自动调零CMOS反相器
实现比较器的一个完全不同的方案是所谓自动调零比较器。这种比较器由一个CMOS反相器组成，在时钟信的控制下，它的输入和输出可以短路起来。当控制开关接通时，比较器把它自已钳位在阈电压Vth，通常称之为自动调零电压。如果把反馈切断，那么比较器便成为一个高增益的不稳定放大器，于是电压极为迅速变成地电位或者Vdd。
图3是基本的比较器以及有关的电容器及采样开关。这种电路适合于制造6位至8位、采样率在几十兆赫兹的范围的A/D转换器，工作在5V以下或者3.3.V，在用现代的CMOS工艺技术时甚至可以用于1.8V的A/D转换器。
图1 常见的比较器电路图
图2 比较器中的时钟电路
图3 CMOS比较器的基本电路
对于分辨率比较高、速度比较高的的A/D转换器，自动调零比较器并不是一个适合的方案，原因是它消耗的功率很大，虽然它可以工作比较低的电源电压。对于8位以上的A/D转换器，需要用256个比较器来实现并行比较A/D转换。而且，自动调零反相器消耗的功率是与采样时钟频率成正比的。因此，对于10位至14位的低电压、低功耗、高速A/D转换器，需要寻找其它不同的方法。
流水结构A/D转换器
最近推出的流水结构A/D转换器使用七个电压比较器，是加上同样的那些采样开关和电容，分辨率可以达到14位，它使用与现代的深亚微米技术，可以工作在很高的速度，而且功耗又很小。
与并行比较式A/D转换器不同，流水结构A/D转换器是在几个时钟周期的时间里，用顺序比较的方法处理输入信号，完成A/D转换。输入信号经过采样之后，顺序地沿着流水电路移动，一步一步地进行数字编码，并实时地进行时间误差校正。这种流水结构A/D转换器中的每一级是由低分辨率的A/D转换电路和D/A转换电路、采样保持器及增益为2n的电路组成。每一级的分辨率与级数之间需要权衡。在我们的例子中，选取分辨率为1.5位，这样，可以放宽对比较器失调电压的要求。我们选用一个增益为2.00的放大器。例如，TSA1002包含九级这种流水电路。整体精度为10位，等时间为5.5个时钟周期。
对放大器的要求
流水结构A/D转换器的主要组成部件是放大器。每一级都有一个放大倍数为2.0000的精密放大器，在剩余电压移到下一级电路之前，把它放大2.0000倍。对于这个放大器的要求是很苛刻的，要求它的开环增益高于80dB，用于第一级的放大器的线性度要求12位至14位，过渡过程时间必须很快以便采样率可以做得很高，而且，所有这些电路都是工作在2.5V，甚至1.8V的电源电压。
图4所示的串联差动放大器电路经过了优化设计，以便达到所有这些要求。为此，对它做了详细的仿真以便确定所有的晶体管、尺寸等。
图4串联差动放大器
封装与噪音方面的问题
限制器件实现低功耗和低电压的另外一个障碍是，噪音或者信号的完整性。在以前的产品都存在这个问题。但是当电源电压很低时，这个问题就变得非常重要。事实上的确是如此，对于工作在2.5V的系统，在内阻上出现几百毫伏电压降落可能就占电源输出电压的十分之一。这是不可容忍的。因此，要在电路布置方面下功夫，控制这些因素。
封装会影响低电压A/D转换器的性能，要细心选择。引脚的数量、固定裸芯片安装框架的电气参数、引脚之间的交叉干扰，以及散热，在决定用什么类型的封装时，这些问题都应当考虑到。这是一个极为重要的问题。
A/D转换器的噪音主要是输出缓冲器产生的。在采样率很高时，噪音便限制了A/D转换器的性能。一定要降低电流的峰值，封装的寄生电感以及数字信号的摆幅。用LVDS可以得到令人满意的结果，如果数字信号处理器（DSP）、或者微控制器采用这种接口作为标准的输入的话。
测试结果
现在我们来看看这类2.5 V的A/D转换器的若干测试结果。图5a是TSA1002的ENOB（有效位数）、SINAD也就是S/(N+D)（信号与噪音加畸变之比）、以及SNR（信噪比）随采样频率fS的变化，图中采样频率从25MS/s改变到50MMS/s。可以看出，性能是很好的，在采样频率高达50MS/s时ENOB仍高于9.4、S/(N+D)受到输出缓冲器的影响（请阅读前面一段：封装与噪音方面的问题），这个问题可以在输出级用不同的定时及缓冲器来克服。如图5b所示，在频率从25MS/s到50MS/s之间，S/(N+D)平稳地下降，下降斜率不到-1dB/倍频程，这反映了电路本身的性能。
图5a TSA1002的性能随采样频率fS的变化
图5b 采样频率在25MS/s至50MS/s时TSA1002的性能
图6的曲线是12位的TSA1201的仿真电流ICCA随采样频率的变化。吸收的电流平均为0.73mA/MHz，最大为1.83mA/MHz。这是至今我们看到的产品中最低的。这个电流ICCA是用外面的电阻器RPOL设定，电阻的数值在1kΩ至200kΩ的范围。
图7是噪音的频谱。可以看12位的TSA1204的噪音背景是很干净的。噪音为-100dB（8192个样本），SFDR为83dB。由于具有这样的性能，可以用在WCDMA接收系统中或者超声波成像系统这类产品中。
图6 TSA1201的功耗随采样频率的变化
图7 TSA1204的噪音频谱（在采样率为2MS/s，输入频率fIN = 10MHz时）
优点
在讨论A/D 转换器时，一个重要的参数是品质因子MF（Merit-factor），这是R.H. Walden提出来。品质因子定义为：
MF = 2(ENOB)×fS/功率
利用这个参数，可以从效率的角度，比较A/D转换器的性能。它考虑到转换速度，也就是采样频率fS，转换的质量，也就是有效转换位数，而有效转换位数直接与器件的信噪比有关，同时也考虑到功率，也就是消耗的总功率。
对应用的影响
现在我们来讨论使用深亚微米技术制造的A/D 转换器对应用的影响。高速A/D转换器受到的约朿主要与两个方面的发展大势有关。一是仿真世界与数字领域之间需要性能优异的A/D转换器。二是要求产品的尺寸小、重量轻，一件产品中包含若干个功能相同的电路。因此，在设计印制电路板时，同一块电路板上需要放上去更多的采集信道。所以，需要使用低功耗的器件以便能够能够成功地管理电源。
减少发热/降低功耗
过去，A/D转换器完全是用双极工艺或BiCMOS工艺制造，改用深亚微米CMOS工艺制造部份地解决了这个问题。这些技术，一般是为了超高集成度的单片系统芯片而研制出来的，现在可以用来制造混合信号器件，例如A/D转换器，它可以工作在较低的电压，例如用0.25μm工艺制造的A/D转换器工作在2.5V。大多数产品要求尺寸小、轻便，产品需要若干个相同的电路，这种新的A/D转换器，功耗很低，可以满足它们的要求。
速度/功耗
用0.25μm工艺，这些流水结构A/D转换器的采样频率范围很宽，可以从500kS/s直到高达100MS/s。这种A/D转换器的功耗可以调节，因而可以用于多采样速率的产品，也可以用于采样速率固定但要求功耗很低的产品。
动态范围
前面介绍的流水结构A/D转换器对输入范围的限制也放宽了，它的输入动态范围与功耗较高的A/D转换器是相似的。对于2.5V的A/D转换器，输入的动态范围可以达到2.0VPP，如果使用外部基准电压源，还能提高到2.5VPP。
使用超高集成度的工艺带来的另外一方面问题是，要求低噪音环境。因此，越来越多的A/D转换器是用差动输入信号。最理想的是，在电信产品中，从射频到数字信号，全部是用差动信号以降低噪音。大多数高速A/D转换器采用差动信号，以改善性能（抑制噪音）。这个趋势也与高速运算放大器有关，高速运算放大器用差动信号是为了正确地推动A/D转换器。在数字领域，也是这样。使用LVDS接口的D/A转换器将来会得到广泛的应用。
集成度及多路应用
这项工艺的其它优点是集成本身。今天的产品要求多路工作并加以优化。在调制发射方面，需要对I信道和Q信道同时进行采样，现在可以用一块芯片来实现，不必再使用两块芯片了。一只器件现在能够完成两个器件的功能，而性能是类似的，封装的尺寸也是相当的。
医用产品，例如超声波扫描仪，需要处理大量的信号（256路采集信道），并且应当轻便。这就要求它的尺寸小、轻便，并且自成一个独立的系统。这样，就需要使用低电压、低功耗的多信道A/D转换器。现在的A/D转换器结构和技术在这个领域大有用武之地。例如，TSA1203是双信道A/D转换器，分辨率为12位，采样率最高达40MS/s；TSA1204是双信道A/D转换器，分辨率为12位，采样率最高为20MS/s。这个性能与单路A/D转换器相似。它们采用48脚TQFP封装，与单路A/D转换器是相同的。TSA1203和TSA1204的工作电压为2.5V，总功耗很低，TSA1204工作在40MS/s时的总功耗是120mW，TSA1203工作在40MS/s时的功耗是200mW。TSA1203的线性度很好，工作在40MS/s时的INL指针是±1.5LSB，对于医用成像设备是理想的A/D转换器件；它的动态性能优异，在40MS/s时是-70dBc，能够满足许多电信应用的要求。
与DSP的接口
最后一点，也是很重要的一点，低电压A/D转换器的一个领人注目的优点是，数字器件现在通常与使用类似工艺、或者集成程更高的器件一起使用。DSP和存储器，例如闪速存储器，现在用0.18μm工艺制造，工作电压为1.8V。这表示，用新一代的A/D转换器，A/D转换器（CMOS电平）与数字器件之间的接口电路可以很容易地实现。
结论
最近，A/D转换器所用的技巧，例如流水结构A/D转换器中所用方法，电压较低、功耗较小。用0.25μmCMOS工艺制造的TSAXXXX系列是工作在2.5V。然而，用类似的方法，用下一0.18μm工艺制造的A/D转换器将工作在1.8V。
现在要求电子产品的工作电压更低，功耗更小。而这些是与高集成度及高效率戚戚相关的。今后的发展将会证明这个论断。
基于我们的经验，当电源电压高于1.2V时，并没有很大问题。在1.2V时，就需要很细心地处理每一个细节。放大器的工作点，信噪比，这些都是很难对付的问题。低于1.2V的电源，就需要考虑结构，否则速度会降低，会增大面积。SNR也是限制性能的一个因素，因为输入动态范围降低了。在品质因子方面，在低于1.2V时，它不会随着电源压的降低而改变的。许多设计仿真及混合信号电路的设计人员认为，对于仿真器件，1.2V是最低的了。
随着工艺尺寸的缩小，功耗会减少，集成度会提高，数字电路的电源电压会继续降低，但是仿真电路的电源则会维持在一个便于处理的电平，设计人员可以利用这点改善晶体管的速度，仿真电路的集成越来越多地取决于无源组件，例如电容器和电感器。
摘自《电子设计技术》
|