陈碧 罗岚 周帅林
（东南大学国家专用集成电路系统工程技术研究中心，南京，210018）
摘 要：本文阐述了一种采用了一阶温度补偿技术设计的CMOS带隙基准电压源电路。该电路采用Chartered0.25ｕｍ N阱CMOS工艺实现。基于HSPICE的仿真结果表明：当温度在－25℃到85℃之间变化时该电路输出电压的温度系数为12ppm/℃。在3.3V电源电压下的功耗为3.8mw，属于低温漂、低功耗的基准电压源。
关键词：带隙参考电压源 温度补偿 电源抑制比
1 引言
基准电压源是当今集成电路中极为重要的组成部分，尤其是在数模转换器(DAC)以及模数转换器(ADC)等电路中，就更需要设计出一种输出与温度无关的基准电压源。
在MOS技术中，基准电压源是在增强型和耗尽型MOS管的阈值电压之差的基础上实现的 ，虽然可以获得较低的温度系数，但是由于输出电压的大小取决于离子注入的掺杂浓度大小，所以输出电压的大小很难控制。早期的传统CMOS基准电压源电路 可以获得温度系数为85ppm/℃左右的输出参考电压。但是该温度性能往往不能满足目前一些电路的设计要求。
本文主要讨论一种采用一阶温度补偿技术设计的低温漂CMOS带隙基准电压源，并用Chartered 0.25ｕｍ工艺实现了该设计。电路的输出参考电压的温度系数为12.10-6/℃。
2 具体电路实现以及分析
2.1电路实现
在温度T＝300℃ 的时候，VBE 的温度系数大约为-2.2mV/℃,VT 的温度系数为+0.086mV/℃ 。由于VBE 和VT 的电压温度系数相反，利用这两个电压的线性叠加，可以获得零温度系数的输出电压。这是带隙电压源的基本设计思想。
本文所提出的电路结构如图1所示，在该电路中双极晶体管构成了电路的核心部分，实现了 VBE 和VT 的线性叠加，获得近似零温度系数的输出电压。
图1中双极型晶体管Q1和Q2的发射区面积相同，Q3和Q4的发射区面积相同，考虑到设计的需要以及芯片面积两方面的因素，Q1和Q2的发射区面积为Q3和Q4的发射区面积的8倍。假设双极晶体管基极电流为零，运放的增益足够大，则a点和b点的电压相等，即：
我们可以看出输出电压VREF 是由VBE3 和VT 通过线性叠加产生的。两边对T求导，得到
显然通过选取合适的R3/R1 的值就可以得到特定温度下的零温度系数的输出参考电压。
当系统加电时，运放的两个输入Vd 和Vc 可能为零，那么输入差分对可能会关断，所以需要一个启动电路。图1中的A部分电路就是启动电路，B部分提供偏置电压， C部分是运算放大器，D部分是带隙电压源的核心部分。
图1 中的成比例电流源在设计时是采用相同的PMOS管并联完成的，图中用4I和8I仅仅是表示4路和8路相同尺寸的PMOS管在相同的偏置电压情况下给双极晶体管提供偏置电流，事实上这个偏置电压和运放的输出Vop 有关，这一点从图1中很容易看出来。
2.2 电源抑制
对带隙基准而言由于输出电压和Vdd无关，所以Vdd的变化基本上不会影响输出参考电压的影响。但是随着工作频率的提高，由于电容耦合的原因导致输出电压在高频时会受到Vdd的波动的影响，从而影响输出电压的稳定性。具体的电路设计中考虑了这一点，在电路中采用了自偏压cascode结构的电流镜，同时在输出端接一对地滤波电容，输出电压的电源抑制特性就得到了很好的提高。具体的仿真结果再后面的第三节由详细阐述。
2.3 运放的失调
需要提及的是，由于不对称性，运放会受到输入失调的影响，失调也就是说在运放的输入为零的情况下输出不为零。运放的失调会使输出电压产生误差。我们假设失调电压为Vos ，由（2）式可以推得（9）式：
通过对（10）式和（7）式的比较可以知道失调电压会对输出参考电压有一定的影响。但是从（10）式我们可以看出失调电压的系数已经减小为原来的4R3/R1 。
如果想继续降低失调电压Vos 的影响就需要提高（4）式中VT 的系数的大小，要达到这一点可以通过提高Q3和Q1的集电极电流密度之比来实现，但是具体的设计中还要综合考虑其他因素，比如芯片面积，电路的工作电流等，所以选择一个合适的比值对设计者来说也是一个在设计中需要考虑的问题。
3 仿真结果
3.1 温度特性
该电路的仿真基于CHARTERED 0.25um models。仿真软件是HSPICE，电源电压为3.3V，R3/R1 的值在设计中取 ，这样的结果在版图设计中比较容易实现，可以采用单元电阻串连的形式，有利于减少因为版图失配引起的误差。单元电阻的W＝3μm，L＝10μm，方块电阻R＝330Ω，采用的第一层多晶实现。下面是输出电压温度特性的仿真结果：
温度在－25℃到85℃之间变化，输出电压温度特性如图4所示，它的温度系数约为12.10-6/℃。我们可以看出输出电压的温度特性并不是一直都为零，而是在一个温度范围内为零，在其他温度下为正值或者负值。这是由于基极－发射极电压、集电极电流、失调电压以及电阻随温度变化引起的 。
3.2电源抑制特性
图4是在1Hz到10GHz的范围进行扫描所得到的不同的电源抑制情况。低频时抑制情况非常好，可以达到－99db，在10MHz的情况下最差，－41db，高频抑制情况也比较好，基本稳定在－45db左右。传统电路往往只是注意低频抑制，在频率上升到10KHz的时候抑制情况就很差了，本文提出的这种电路可以用于在各种系统尤其是高频系统中，这一点是传统电路所无法比拟的。
3.3 其他性能参数
电路的其他方面的性能仿真结果如表1所示。
表1的仿真结果是在电源电压为3.3v的条件的测得的。有效电流指的是在电路正常工作的情况下从电源到地之间的电流，关断电流指的是在电路不工作的情况下从电源到地的漏电流。噪声是电路内部噪声源在输出端的反应。
4 结束语
本文介绍了一种采用0.25μm N 阱CMOS工艺设计的温度系数为12.10-6/℃的带隙基准电压源，它的输出的参考电压为1.196V，电路的功耗为3.8mw（Vdd＝3.3V），属于低温漂、高电源抑制比、低功耗带隙基准电压源，可以广泛应用在集成电路设计中。
参考文献
[1] A new NMOS temperature stable voltage reference；R.A.Blauschild,P.A.Tucci,R.S.Muller,and R.G.Meyer.IEEE J.solid-state sircuit vol.SC-13,pp.767-774,Dec.1978
[2] CMOS Voltage Reference ,YANNIS P. TSIVIDIS, MEMBER, IEEE, AND RICHARD W. ULMER
[3] Design of Analog CMOS Integrated Circuit ,Behzad Razavi
摘自 电子器件
|
