高 淼1，袁 薇2
1．西安理工大学 陕西 西安 710048
2．西安交通大学 陕西 西安 710049
摘 要：利用大规模可编程控制器（Complex Programmable Logic Device）CPLD，针对静止补偿器（STATCOM）对触发脉冲信号的要求，设计一种基于CPLD的正弦脉宽调制（SPW M）数字触发电路。正弦调制波的产生采用查表法，但仅将1／4周期的正弦波数据存入CPLD的内部硬件所构造的ROM中减少了系统的硬件开销，并具有脉冲封锁等功能，仿真结果证明了本设计的正确性。
关键词：静止补偿器；SPWM；CPLD；数字触发电路
1 引 言
静止补偿器STATCOM（Static SynchronousCompensator）的核心技术之一是脉冲发生器［1］PWM（Pulse Width Modulation）。在STATCOM的实际运行中，其触发脉冲的精度、响应速度和稳定性显得尤为重要。正弦脉宽调制（SPWM）技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用，如何产生SPWM脉冲序列及其实现手段是PWM技术的关键。利用模拟比较法，对三角载波与正弦调制波进行比较，即可产生SPWM脉冲；利用数字算法和定时逻辑，也可产生SPWM脉冲［2］。目前已有多种微处理器芯片（如80C196MC，TMS320F240等）本身集成有数字化PWM发生电路［3］。模拟方法简单直观，但与数字控制器接口不便，难以满足复杂要求；数字方法结构灵活，尤其是在微处理器内置PWM发生器，使用更加方便。通常状况下，微处理器通过定时中断服务程序来产生SPWM脉冲。在每个载波周期必须进行中断处理，对处理速度要求较高，从而也限制了载波频率进一步的提高，同时微处理器的处理任务也更加繁重。文献［4］指出微处理器中不确定的中断响应会导致PWM脉冲的相位抖动。
复杂可编程门阵列（Complex ProgrammableLogic Device，CPLD）以其可靠性高、功耗低、保密性强等特点，在电子产品设计中得到广泛的应用。文献［1～5］也论述了CPLD或FPGA在PWM脉冲发生器中的应用，均取得了良好的效果。但是PWM脉冲产生的时刻的计算仍由微处理器来完成，实际上微处理器的任务仍然繁重。针对静止补偿器对SPWM脉冲发生器的特定要求，采用Altera公司的FLEX10K30芯片开发了一种专用SPWM波形发生器，微处理器只需在必要时改变逆变器PWM调制深度λ即可，其余工作全由CPLD完成，从而大大减轻了CPU的负担。
2 SPWM发生原理
针对静止补偿器的电路结构，要求SPWM发生器可以发出三相六路PWM脉冲信号，脉冲宽度应根据微处理器输出的调制深度λ来调节。SPWM脉冲产生方法采用三角载波标准正弦信号幅值并且电路在同步信号作用下从正弦函数表读取与调制深度λ相乘后，调制波产生与正弦调制波比较的传统方法，但是三角载波、正弦调制波和比较逻辑与死区的处理等，均采用基于CPLD的数字化方法来实现。图1所示为该SPWM发生器的内部逻辑结构，总线接口逻辑单元首先接收来自微处理器的三角载波发生电路在同步信号作用下，通过可逆计数器，发出三角载波幅值；正弦调制波幅值与三角载波幅值进行比较，就可以产生出SPWM脉冲信号。如果有来自智能功率模块IPM的过流信号、欠压信号、IPM的过热信号可通过系统的保护逻辑电路时输出的6路PWM全部封锁，以保证触发系统安全可靠工作。
3 系统逻辑设计
SPWM脉冲发生器由系统总线接口电路、过流欠压逻辑封锁电路、三角载波逻辑产生电路、正弦调制波产生电路、片内正弦函数表、比较控制与死区产生电路等逻辑功能模块组成。
3．1 系统总线接口单元
系统总线接口电路如图1系统结构图所示的微处理器接口电路部分。其中D0～D7为数据总线，芯片选择信号为CS，写信号为WR，总线地址选择信号为A0～A2。微处理器接口电路主要用于CPLD芯片接收来自微处理器的调制深度信号λ与其他逻辑控制信号。此接口类似8255芯片功能。首先MCU向系统接口发出控制命令字，接口根据控制命令字将8 b数据放入相应的片内寄存器。
3．2 过流、欠压、IPM保护逻辑
由于本文设计的触发电路作为触发电路的主控芯片，故需要根据相应的逻辑关系作出处理。通过CPLD内的逻辑电路进行判断，一旦出现IPM过流、供电电源欠压、IPM过流时，立即将六路输出脉冲封锁，同时将相应的故障信号反馈出，以保证输出到IPM上的PWM信号可靠。列出关键程序如下：
其中：clr为清零信号；fout，fout1为相应的脉冲封锁信号与故障显示信号。
其逻辑框图如图2所示。
3．3 三角载波产生
利用可逆计数器对系统时钟进行计数。计数器先执行加法从0计数到255，再执行减法计数从255到0，从而实现三角载波。三角载波的峰峰值为255。
3．4 正弦调制波的产生
CPLD芯片只能综合一些简单的“＋，—，＊，／”等算术逻辑，要其实现正弦函数的计算非常不经济。因此正弦调制波的产生是由查正弦函数表来完成的。在CPLD芯片内部开辟一块ROM区域，将离散时间正弦波幅值按相应的顺序存入片内。在需要时，按照相位与地址一一对应的关系从表中依次读出即可。由于CPLD芯片的硬件资源有限，如何有效地利用资源成为非常关键的一点。考虑到正弦的周期性与对称性，因此在ROM表中只需存正弦函数π／2周期的波形数据即可。在本设计中，一个正弦波周期内共采样2 048个点，相位分辩率为0．76°，而实际在ROM表中仅需存512个采样点。这样大大减少了芯片硬件资源的消耗。
3．5 正弦调制波幅值的调节
PWM脉冲发生器必须根据正弦调制波幅值的大小来调整PWM脉冲的宽度。在本设计中，由于三角载波峰值固定，正弦调制波幅值仅由调制深度λ决定。CPLD芯片通过总线接口从微处理器接收到调制深度λ信号，再利用乘法器对从正弦函数表中取出的正弦幅值进行调制深度加权调整。
正弦调制波幅值 设调制深度为λ，当前时刻正弦幅值为Sin＿Data，利用下式正弦调制波幅值Data为：Data＝（λ·Sin＿Data）／255，λ取值范围［0～1］。
本设计采用双极性调制方式，而三角载波的取值范围为0～255，其中位线值为127，故实际产生的正弦调制波幅值按照下列公式进行调整，其中Ad为调整后的正弦调制波数据。
3．6 三相正弦信号的产生
针对静止补偿器主电路，需要产生出3个相位彼此互差120°的SPWM的脉冲信号。而通过一个正弦函数表来发出3相正弦信号，不仅需要考虑3个正弦信号的起始相位，而且需要3个可逆计数器分别来控制查找正弦函数表。例如在本设计中产生3个初相位为0，相位互差120°的三相正弦信号。如图3所示。
U相首先从正弦函数表的地址0°开始累加读起，当读到地址90°处，再从地址90°处累减读到地址0°处，这样在U相可逆计数器的控制下，就可以得到周期为π的单向半波正弦信号；W相首先从正弦函数表的地址60°开始递减读起，当读到地址0°处，再从地 址0°处递增读到地址90°处，然后从地址90°处递减读到 地址0°处，这样在W相可逆计数器的控制下，就可以得到周期为π，初相位滞后U相60°的单向半波正弦信号；同理V相从正弦函数表的地址60°开始累加读起，在V相可逆计数器的控制下，就可以得到周期为π，初相位滞后W相60°的单向半波正弦信号。这样通过一个π／2周期的正弦函数表，就可以发出3个相位互差60°周期为π的单向半波正弦信号来。然后查出的数据，经过正弦调制波幅值调节。使输出的3个单向半波正弦幅值满足设计的幅值调节要求后，再与三角载波进行比较，就可以得出3个相位互差120°的SPWM脉冲信号。
3．7 不对称控制设计
当系统不对称运行时，本设计可以根据不对称状况，利用三相同步信号，进行分相控制，以保证系统的参数根据要求，对运行相进行无功补偿。
4 系统逻辑与时序功能仿真
利用MAX＋PlusII的波形仿真功能可以得到芯片输入输出仿真图。Atlera公司的这种软件非常方便的提供了验证方式。不但提供逻辑输出的验证，而且提供了时序的验证，包括芯片内部的各点之间的延时，以及竞争冒险现象的出现。
图4（a）为输入调制频率为50 Hz调制深度为0．75时的三相六路SPWM波形，三相彼此相位互差120°。其中AH与AL为U相没有加死区的上桥信号与下桥信号，后面以此类推。flagA，flagB，flagC为三相正弦同步信号，以保证三相六路数据严格按相互滞后120°的相位输出。
图4（b）为输入调制频率为50 Hz调制深度为0．25时的三相六路SPWM波形。可以看到输出的六路PWM信号比与图4（b）相比脉冲宽度有了明显的改变。图4（c）为加了死区后的调制频率为50 Hz，调制深度为0．75的三相六路SPWM波形。
5 结 语
本文提出了一种利用CPLD产生PWM波的方案，并给出了具体的实现的方法以及相应的PWM波发生框图。该数字触发电路用在系统可编程芯片实现，用硬件描述语言（VHDL）以及图形输入两种方式完成了整个功能模块的全部设计工作。使得触发电路更为可靠与稳定。为高载波SPWM波形生成提供了一条快速实现的途径。如果改变输入时钟的频率以及相应的载波频率，以此电路为核心，配合相应的外部保护电路与其他逻辑控制电路，完全可以应用于实际逆变系统中。
参考文献
［1］田杰，等．基于CPLD的静止补偿器PWM脉冲发生器设计［J］．电力系统自动化，2000，24（23）：47-49.
［2］申景双，等．基于CPLD的STATCOM触发器设计［J］．电力自动化设备，2003，23（2）：46-48.
［3］戴本祁．三相整流器移相触发电路的EDA设计［J］．电力电子技术，2000，34（3）：53-54.
［4］许强，等．基于CPLD的三相PWM发生器［J］．电子技术应用，2001，27（1）：73-74.
［5］侯波亨，等．VHDL硬件描述语言与数字逻辑电路设计［M］．西安：西安电子科技大学出版社，1999．
摘自《现代电子技术》
|