华琨 朱世华 王霞 西安交通大学信息与通信工程系
摘要：文章介绍了快跳频通信的基本原理，实现方法和设计中应注意的问题，提出了一种快跳频通信系统的硬件实现方案，并对跳频码的产生，同步接收技术的选用以及软件流程的设计等作了简要介绍。
关键词：快跳频；数字信号处理；伪随机码；扩频通信
前言
快速跳频通信系统由于其优良的抗干扰性和保密特性，被广泛应用于军事，民用的各个领域。所谓跳频扩谱方式是指对传输信号的载波频率按预定规律进行离散变化的通信方式。通信使用的载波频率受一组高速变化的伪随机码（PN码）控制而快速变化，根据跳频速率的快慢，可把跳频系统分为快跳频和慢跳频。快跳频是指一次发射信号期间有不止一个频率跳变，即跳频速率大于信息速率；反之称为慢跳频。
跳频的速率是衡量跳频通信系统性能的一项重要指标。跳速越快，抗跟踪式干扰的能力就越强。由于快速跳频改变频率很快，能够避免接收同一频率上的许多延迟信号，大大降低了多径干扰的影响，从而可以大幅度地提高数据传输的可靠性；另一方面，快速跳频驻留时间极短，小于干扰信号从干扰机到接收机的传输时间，从而可以对抗频率跟踪式干扰机的威胁，抗截获、抗干扰能力都很强。此外，快跳频本身所固有的频率分集特性，可使系统抗局部频带严重干扰的能力增强。所以，快跳频技术是无线通信系统提高抗干扰能力的一项重要措施,具有重要的应用价值。
由于快速跳频系统需要实时处理信息，对信号进行跳频与解跳，对处理速度的要求极高，同时跳频信号的产生、调制、解调、同步、滤波等需要相当大的数据运算量。本文介绍我们以TI公司16位定点高速数字信号处理芯片TMS320VC5410为核心设计实现的快速跳频系统。
1跳频通信系统原理
在发端，用某种跳频序列对信号进行FSK调制，信息数据记作D1，调制后的基带信号带宽为B1，发射信号的带宽仍为B1，发射载波频率由受跳变序列控制的可变频率合成器产生，在带宽为B2(B2>>B1)的频带范围内“随机”跳变，实现从带宽B1的基带信号到带宽B2的频谱扩展。在接收端，经过相反的处理过程，得到原始信号。
快跳频系统有如下特点：
利用跳频图案的正交性可构成跳频码分多址统，实现多用户共享频谱资源，减少多址干扰；
频谱使用灵活。由于工作时载波频率是按预定规律离散变化的，因此跳频系统不要求使用连续频谱，便于频率规划；
跳频系统无明显的“远－近效应”，功率控制条件宽松，不存在复杂的功率分配问题；
有较强的抗干扰、抗截获和人为阻塞能力。
跳频系统中频率合成器输出的载波信号频率是受跳频指令控制的。在时钟的作用下，跳频指令发生器不断地发出控制指令，频率合成器不断地改变其输出载波的频率。因此，混频器输出的已调波的载波频率也将随着指令不断地跳变，最后经高通滤波器和天线发送出去的就是跳频信号。
跳频器输出的跳变的频率序列就是跳频图案，跳频指令决定了跳频图案的产生。通常利用伪随机发生器或者由软件编程来产生跳频指令，所以跳频系统的关键部件之一是跳频器。
在跳频信号的接收端，为了保证混频后获得中频信号，要求频率合成器的输出频率比外来信号高出一个中频。此外由于外来的信号载波频率是跳变的，因此要求本地频率合成器输出的频率也要随着外来信号的跳变规律而跳变，并且要求收、发跳频完全同步。所以，接收机中的跳频器还需受同步指令的控制，以确定其跳频的起、止时刻。跳频同步是跳频系统的另一项核心技术。
2 跳频通信系统设计
2.1参数设计
根据当前掌握的技术水平，我们选择的系统参数如下：
信息速率：9.6kbit／s
信道速率：12.8kbit／s(75％效率)
FEC码型：RS(127，117)
跳频速率：19200跳／秒
调制制式：非相干4FSK
信道间隔：38.4kHz
跳频序列：ReedSolomon码序列
频点数：256个
系统带宽：9.83MHz
中频：40MHz－49.83MHz
射频：240MHz－249.83MHz
其中大多数参数为经典值，但跳频速率远高于目前大多数系统。
由上述参数易于计算出系统的误码性能：采用每个码元3Chips，接收采用3中取2大数判决，在存在一个单频干扰的情况下，系统的误码率为：
2.2系统电路框图
以TMS320VC5410处理器为核心构成的快速跳频通信系统。在发送端：DSP模块完成对数据的编码、交织、调制以及伪随机码的生成，并使用直接数字式频率合成器AD9850生成跳频图案。在接收端：AD6640先对接收信号进行模数转换，再用AD6620实现数字下变频,最后到DSP处理器中进行解调和译码。
2.3伪随机码的生成
这里我们采用GOLD序列作为伪随机码。GOLD码是两个m序列经加模2后形成的组合码，这种码又称为最大长度序列优选对码。GOLD序列有与m序列近似的优良特性，即各个码组之间的互相关特性与原来两个m序列之间的互相关特性一样，且最大的互相关值不会超过原来两个m序列间的最大互相关值，但它具有更好的自相关特性部分。GOLD码的另一个优点是具有比m序列多得多的独立码组。
2.4发端跳频设计
用GOLD序列产生一组伪随机码，以此伪随机码产生一组跳变频点。一组信源比特经MFSK调制后构成一组M符号，本系统选M=4。每一符号信息XK与地址码AK异或后得到输出码YK，再送到DDS（直接数字式频率合成器）得到一个正弦振荡输出。DDS选用ANALOGDEVICES公司的AD9850，在120MHz时钟信号下，能产生分辨率为0.0291Hz的0至60MHz的频率，以23兆次／秒的速率跳变。此系统有255个跳频点，选择一个符号需要8bit。而每符号要求三跳，因此需将该符号与一个24bit的地址码相异或，便可得到3个频点。
2.5同步技术的选用
为了实现的可行性与简易性，我们采用同步字头法对系统进行同步。在跳频通信之前，选定在一个或几个频道上先传送一组特殊的携带同步信息的码字；收端接收此同步信息码字后，按同步信息的指令进行时钟校准和跳频。
同步捕捉采用滑动相关法，在PN码周期内对接收码和本地码进行相关积分，计算相关函数值，并由此确定和实现对PN码的捕获；同步识别采用跳频同步识别与跟踪误差检测；同步跟踪采用延时锁定同步方法。
开始同步捕获时，DSP控制DDS在一个定频上等待同步头，并将DSP的程序处于同步捕获的进程中，一旦捕获到同步信号，DSP即启动跳频码序列发生器，控制查询跳频图案表产生DDS控制字，由该控制字查询预先存储在存储器中的正弦表，产生与发射机同步跳变的中频载波。待跳频同步后，将跳后的基带FSK波形解调出来，由A/D变换器对基带FSK波形进行采样，并将样点值送给DSP进行处理。DSP接收到样点值后首先对其进行FSK解调，然后将解调出来的数据送去交织，并由卷积码译码程序进行译码。在数据解调的过程中，DSP还要进行跳频同步跟踪，以及通过监视和分析基带信号，从跳频同步跟踪算法中获得跳频码序列发生器产生时钟的微调值，再通过微调跳频码序列的相位保持最佳的同步状态。
2.6接收与解扩
将接受到的信号首先进行频点检测，对同步头进行捕捉和追踪，获得同步后，将PN序列分别与“1”或“0”符号进行异或，完成频点检测，再送入DDS产生两种输出，与所接收信号进行相关积分、检测，检测最大值即为当前信息比特。如前所述，收端对跳频的每个频点的输出都进行判决，对一个码元中的3个频点（每个频点为MFSK）都判定后，再运用大数判决（即3中取2）确定输出频率是哪一个。
2.7DSP外围电路及处理软件
本调频系统的主处理器DSP芯片采用了TI公司的16位定点芯片TMS320VC5410。它有高度的操作灵活性和运行速度，具有专用硬件逻辑的CPU、片内存储器、片内外设，以及一个高度专业化的指令集。系统工作在微计算机方式（MC）下，FlashEEPROM用于存放程序和常数，系统启动或复位时，使用Bootloader功能，把EEPROM中的程序调出，安装在5410的程序SRAM中运行，使系统开始独立工作。
本系统采样率fs=300kHz，即每秒产生300k个随机数，完成300k次跳频。运算产生一个正弦数据共需90个左右的指令，在fs为300kHz的情况下，要求5410的运算速率大于27MIPS，这样，5410指令周期选择为25ns，其运算速度是40MIPS。
DSP芯片的外围电路包括电源模块、存储器、时钟模块、控制逻辑、模拟接口、扩展接口、JTAG接口、复位电路等。
3结束语
跳频扩频通信具有高保密性、抗窄带干扰和跟踪干扰的能力强等特点，能较好的完成现代战争中电子对抗与反对抗的技术要求，因而被广泛应用于军事和通信领域。近年来随着微电子与数字信号处理技术飞速发展，频率合成与同步技术的提高，跳频技术在民用通信领域也取得了良好的应用前景。例如，将跳频技术应用于CDMA系统、GSM系统、蜂窝数字分组数据（CDPD）系统，以及短波数据通信系统等，可以更好地解决工作频带拥挤的问题，使多个用户高效地共享频率资源，同时提高系统的抗干扰、抗衰落的能力，获得更安全的通信效果。在今后无线电通信中，跳频技术的发展方向将是高跳频速率和高数据传输速率。因此采用数字信号处理芯片来实现跳频通信将具有广阔的应用前景。
作者简介：
华琨 男，西安交通大学电子与信息工程学院硕士研究生，研究领域为跳频通信等。
朱世华 男，西安交通大学电子与信息工程学院院长、教授、博士生导师，陕西省通信学会副理事长，研究领域为移动通信、数字传输和通信网等。
王霞 女，西安交通大学电子与信息工程学院博士研究生，研究领域为蜂窝移动通信和跳频通信等。
----《西部通信》
|
